Стандартной логики
|
Поделитесь страницей в Социальных сетях
|
|
Проектирование на основе стандартных ячеек (standard cell) — в полупроводниковом дизайне — метод проектирования интегральных схем с преобладанием цифровых элементов. В данном методе наиболее низкий уровень проектирования СБИС скрыт от проектировщика абстрактными логическими элементами (например, узел NAND). Методология проектирования на базе ячеек позволяет одним разработчикам сфокусироваться на высокоуровневом аспекте цифрового дизайна, когда другие разработчики работают над физическими реализациями ячеек. Вместе с достижениями полупроводникового производства, методология стандартных ячеек отвечает за возможность проектирования как простых интегральных схем (до нескольких тысяч транзисторов), так и сложнейших СБИС и СнК c миллионами транзисторов.
Вас также могут заинтересовать
Регистр сдвиговый 8 бит параллельный вход, последовательный выход с защелкой
Стандартный цилиндр DNCI Festo, ФЕСТО Стандартный цилиндр DNCI Festo, ФЕСТО, особенности: - С бесконтактным измерительным датчиком перемещения - Различные варианты исполнения штока - Стандартный ци
Стандартный цилиндр DNС Festo, ФЕСТО Описание: - ISO 15552 - Широкий выбор вариантов - Пазы для датчиков с трех сторон - Датчики положения не выступают из корпуса - Широкий выбор принадлежностей.
Стандартный цилиндр DNG Festo, ФЕСТО Стандартный цилиндр DNG Festo, ФЕСТО, описание: - ISO 15552 (ISO 6431 и VDMA 24562) - Прочная конструкция на шпильках - Монтаж датчиков положения с помощью набо
Стандартный цилиндр DNCI Festo, ФЕСТО Стандартный цилиндр DNCI, особенности: - С бесконтактным измерительным датчиком перемещения - Различные варианты исполнения штока - Стандартный цилиндр по ISO
Внимание!
Информация по Стандартной логики предоставлена компанией-поставщиком Промэлектроника, ЗАО. Для того, чтобы получить дополнительную информацию, узнать актуальную цену или условия постаки, нажмите ссылку «Отправить сообщение».
|
